Google、Coral NPU 32bit版完成とv1.0コンパイラ公開

今回の中核は、Coral NPUの32ビットアーキテクチャの完成である。C言語でプログラム可能なRISC-Vスカラーフロントエンド、RVV v1.0ベクトルコプロセッサ、浮動小数点対応のメモリサブシステムに続き、今月Matrix Execution Unit（Milestone 4）が加わった。RISC-V VME仕様に基づく外積型MACエンジンを使い、1サイクルで256 MACsの2次元タイルを計算する。最大1 TOPSに設定でき、10mW未満の電力枠でGemmaのような小型Transformerや、ウェアラブルでのリアルタイム音声翻訳なども想定している。完全な32ビットRTLはGitHubで公開されている。 ソフトウェア面では、IREE/MLIRベースのCoral Compiler v1.0が公開された。JAX、PyTorch、TensorFlowのモデルをStableHLOやTOSA経由で取り込み、ホストCPUとCoral NPUへの処理分割、演算子融合、ローカルSRAMに合わせたタイリングを行ったうえで、スカラー、RVVベクトル、VME行列命令へ段階的に変換する。オープンソースのMPACTシミュレータと参照FPGA設計も用意され、チップの製造前にモデルのベンチマークや構成調整ができる。 背景として、Googleはエッジ側が数百の独自チップアーキテクチャと互換性のないツールチェーンに分断され、カーネルの書き直しや再量子化が必要になる点を課題に挙げている。アーキテクチャとコンパイラを最初から共同設計し、ピーク性能ではなくエネルギー的に成立する計算を重視したという。未対応レイヤーがCPUへフォールバックして遅延や電池消費を招く問題への対処でもある。 製品化では、VeriSilicon、GlobalFoundries、Synapticsとの協業が示された。VeriSiliconとは設計実装と検証で連携し、GlobalFoundriesの12LP+ FinFETプロセスではコアのタイミングが70%向上し、標準セル面積が最大15%減ったとしている。Synapticsは2026年10月20日のTech Dayで、テープアウト済みのAstra SR200シリーズ（400 GOPS）、開発キットのCoralboard SR、Astra SL2619搭載（1 TOPS）のCoralboard SLの一般提供を発表した。SLはDigiKeyで購入でき、SDKとドキュメントも公開されている。今後は64ビット版Coral NPUとCHERIによるセキュリティ対応がロードマップに挙がっている。

Google Developers Blogより